VNPT ------------------------------HỌC VIỆN CÔNG NGHỆ BƯU CHÍNH VIỄN THÔNG TP.HỒ CHÍ MINH Giải bài tập Vi xử lý Phần 1: Kỹ thuật vi xử lý 1. Bộ vi xử lý 8088 được khởi tạo đoạn ngăn xếp tại SS = 4200H. Giả thiết tại một thời điểm BP=00FCH, BX=1234H, AX= 2006H, CX= 5566H, SP=0100H đang trỏ vào đỉnh ngăn xếp. Hãy tính địa chỉ và nội dung các byte nhớ trong ngăn xếp sau các lệnh sau: PUSH AX PUSH BX POP DX PUSH CX MOV DL,[BP] POP SI Giải: Coi độ lớn Stack là 1 byte và lưu trữ theo Little endian. + Ban đầu: Địa chỉ Nội dung SP 0100H … SS 4200H + PUSH AX SP 00FEH 00FFH 0100H … SS 4200H … 06H 20H … 1 + PUSH BX SP 00FCH 00FDH 00FEH 00FFH 0100H … SS 4200H + POP DX 34H 12H 06H 20H … SP 00FEH 06H 00FFH 20H 0100H … … SS 4200H + PUSH CX SP 00FCH 66H 00FDH 55H 00FEH 06H 00FFH 20H 0100H … … SS 4200H + MOV DL,[BP] – ngăn xếp không thay đổi SP 00FCH 66H 00FDH 55H 00FEH 06H 00FFH 20H 0100H … … SS 4200H + POP SI SP 00FEH 00FFH 0100H … SS 4200H 06H 20H … 2 3 2. Bộ vi xử lý 8088 được khởi tạo đoạn dữ liệu tại DS = 4200H. Giả thiết tại một thời điểm BX=ABF8H, SI=4E5CH, DI= 13C2H. Hãy tính địa chỉ toán hạng nguồn của các lệnh sau : a) MOV AL,[BX]+5 b) ADD AL,[3A5CH] c) MOV CL,[DI+7] d) MOV BX,[SI+BX+0FH] Giải: a) Chế độ địa chỉ tương đối cơ sở 4200H:ABFDH = 4CBFDH b) Chế độ địa chỉ trực tiếp 4200H:3A5CH = 45A5CH c) Chế độ địa chỉ tương đối chỉ số 4200H:13C9H = 433C9H d) Chế độ địa chỉ tương đối chỉ số cơ sở 4200H:FA63H = 51A63H 4 3. Cho nội dung các thanh ghi trong của 8088 như sau. AX= 94B3H ; BX=5AE4H ; CX= A4B7H ; DX= EA8DH. Hãy cho biết kết quả các phép toán sau và nội dung các cờ CF,OF,ZF sau mỗi phép toán a) ADD AX,BX b) SUB BX,CX c) ADD CL,DL d) OR BH,AL Giải: a) Kết quả: 94B3H 1001 0100 1011 0011 ADD 5AE4H 0101 1010 1110 0100 AX = EF97H 1110 1111 1001 0111 Cờ: CF = 0, OF = 0, ZF = 0 b) Kết quả: A4B7H 1010 0100 1011 0111 bù 1 0101 1011 0100 1000 bù 2 0101 1011 0100 1001 ADD 5AE4H 0101 1010 1110 0100 BX = B62DH 1011 0110 0010 1101 Cờ: CF = 0, OF = 1, ZF = 0 c) Kết quả: B7H 1011 0111 ADD 8DH 1000 1101 44H CL = 0100 0100 Cờ: CF = 1, OF = 1, ZF = 0 d) Kết quả: 5AH 0101 1010 OR B3H 1011 0011 FBH BH = 1111 1011 Cờ: CF = 0, OF = 0, ZF = 0 5 IC1 IC2 IC3 IC4 A19 1 1 1 1 1 1 1 1 4. a) Hãy sử dụng các mạch giải mã 1/4, các mạch logic, các vi mạch EPROM 512B thiết kế bộ nhớ 2kB đặt địa chỉ cuối cùng là FFFFFH . b) Liệt kê địa chỉ của từng vi mạch EPROM. Giải: Dung lượng EPROM = 512B = 29B = 200H  9 chân địa chỉ (A0 – A8) Dung lượng bộ nhớ = 2kB = 211B = 4.29B = 800H  phải dùng 4 vi mạch EPROM 512B Địa chỉ đầu của bộ nhớ = Địa chỉ cuối của bộ nhớ - (Dung lượng bộ nhớ - 1) = FFFFFH – (800H – 1) = FF800H Mỗi vi mạch EPROM có dung lượng 200H nên địa chỉ của từng vi mạch EPROM là: IC 1: Địa chỉ đầu = FF800H Địa chỉ cuối = FF9FFH IC2: Địa chỉ đầu = FFA00H Địa chỉ cuối = FFBFFH IC3: Địa chỉ đầu = FFC00H Địa chỉ cuối = FFDFFH IC4: Địa chỉ đầu = FFE00H Địa chỉ cuối = FFFFFH Sơ đồ địa chỉ: A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 địa chỉ địa chỉ mô đun nhớ nối // add bus IC Chọn mạch giải mã 1/4 (74LS139) Sơ đồ ghép nối: 6 A0 IO/M 0 1 0 1 0 0 1 0 1 5. Thiết kế bộ nhớ dung lượng 24KB từ các vi mạch ROM 8KB và bộ giải mã 74138 (1/8) ghép nối với bộ vi xử lý 8088 (Chế độ MIN) với địa chỉ đầu từ AA000H. Giải: Dung lượng ROM = 8KB = 213B = 2000H  13 chân địa chỉ (A0 – A12) Dung lượng bộ nhớ = 24KB = 6000H  cần dùng 3 vi mạch ROM để thiết kế Địa chỉ đầu bộ nhớ = AA000H Địa chỉ cuối bộ nhớ = Địa chỉ đầu + (Dung lượng – 1) = AA000H + 6000H – 1 = AFFFFH Mỗi vi mạch ROM có dung lượng 2000H nên địa chỉ đầu và cuối của mỗi vi mạch là: IC1: Địa chỉ đầu = AA000H Địa chỉ cuối = ABFFFH IC2: Địa chỉ đầu = AC000H Địa chỉ cuối = ADFFFH IC3: Địa chỉ đầu = AE000H Địa chỉ cuối = AFFFFH Sơ đồ địa chỉ: A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 IC1 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 IC2 1 0 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 IC3 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 địa chỉ mô đun nhớ địa chỉ IC nối // add bus Chọn mạch giải mã 1/8 (74LS138) Sơ đồ nối: 7 A0 IO/M 0 1 0 0 1 0 1 6. Thiết kế mạch giải mã địa chỉ cho 8 cổng ra có địa chỉ 3A8H – 3AFH dùng các mạch giải mã 74139 (1/4). Giải: Mỗi mạch giải mã 1/4 có 4 cổng ra  cần dùng 2 mạch giải mã 1/4 để thiết kế. Sơ đồ địa chỉ: A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 IO/M 3A8H 1 1 1 0 1 0 1 0 0 0 3A9H 1 1 1 0 1 0 1 0 0 1 3AAH 1 1 1 0 1 0 1 0 1 0 3ABH 1 1 1 0 1 0 1 0 1 1 1 3ACH 1 1 1 0 1 0 1 1 0 0 3ADH 1 1 1 0 1 0 1 1 0 1 3AEH 1 1 1 0 1 0 1 1 1 0 3AFH 1 1 1 0 1 0 1 1 1 1 Địa chỉ cổng Chọn mạch giải mã 1/4 (74LS139) Sơ đồ nối: 8 7. Hệ vi xử lý 8088 có 2 vi mạch cổng PPI 8255A (Mỗi vi mạch có 4 địa chỉ).Hãy thiết kế mạch giải mã địa chỉ biết địa chỉ cơ sở của vi mạch 1 là 2B0H còn vi mạch 2 là 2B4H. Giải: Sơ đồ địa chỉ: A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 IO/M 2B0H 1 0 1 0 1 1 0 0 0 0 2B1H 1 0 1 0 1 1 0 0 0 1 2B2H 1 0 1 0 1 1 0 0 1 0 2B3H 1 0 1 0 1 1 0 0 1 1 1 2B4H 1 0 1 0 1 1 0 1 0 0 2B5H 1 0 1 0 1 1 0 1 0 1 2B6H 1 0 1 0 1 1 0 1 1 0 2B7H 1 0 1 0 1 1 0 1 1 1 Địa chỉ cổng Sơ đồ nối: 9 8. Cho vi mạch cổng 8255A có 4 cổng PA, PCA, PB, PCB. Hãy Viết đoạn chương trình đặt cấu hình cho các cổng ở mode 0 như sau: PA, PCA là cổng vào, còn PB, PCB là cổng ra. Giải: Vì ở mode 0 nên  MA1MA0 = 00 MB = 0 Vì PA, PCA là cổng vào  A = CA = 1 Vì PB, PCB là cổng ra  B = CB = 0 Vậy từ điều khiển là: IO/M MA1 MA0 A CA MB B CB 1 0 0 1 1 0 0 0  Từ điều khiển = 98H Đoạn chương trình đặt cấu hình cho các cổng: Định nghĩa các hằng: CW EQU 98H Cấu hình cho 8255A: MOV DX,CWR ;đưa CWR vào DX MOV AL,CW ;từ điều khiển chứa trong AL OUT DX,AL ;đưa từ điều khiển ra CWR 10